首頁 > 新聞中心 > EDA/PCB > EDA設(shè)計
楷登電子（美國 Cadence 公司）近日宣布，通過與NVIDIA的緊密合作，公司在硅前設(shè)計功耗分析方面取得重大飛躍。借助 Cadence? Palladium? Z3 Enterprise Emulation Plat......
根據(jù)報道，中國 EDA 巨頭九天華大科技據(jù)報道推出了中國首個全流程 EDA 解決方案用于內(nèi)存芯片，支持閃存和 DRAM 的大規(guī)模生產(chǎn)，實現(xiàn)設(shè)計-驗證-制造的一站式服務(wù)。報道還稱，該解決方案有望提高內(nèi)存芯片的流片可靠性和成......
RTL 編碼是半導(dǎo)體開發(fā)的關(guān)鍵步驟，但許多人認(rèn)為這并不是最困難的一步。隨著您越來越接近實施，并且系統(tǒng)上下文變得比僅通過文本可以理解的要大，事情會變得更加復(fù)雜。在這兩種情況下，布局、時間、功率和許多其他因素都會發(fā)揮作用，但......
近日，開源高性能RISC-V處理器核“香山”在產(chǎn)業(yè)落地方面取得了重要進(jìn)展。據(jù)公開信息顯示，第三代“香山”（昆明湖）IP核已實現(xiàn)首批量產(chǎn)客戶的產(chǎn)品級交付，而集成第二代“香山”（南湖）IP核的國產(chǎn)GPGPU芯片也已正式亮相，......
在AI計算需求重塑半導(dǎo)體市場的背景下。致力于加速系統(tǒng)級芯片 (SoC) 開發(fā)的領(lǐng)先系統(tǒng) IP 提供商 Arteris 公司近日宣布，高性能與自適應(yīng)計算領(lǐng)域的全球領(lǐng)導(dǎo)者 AMD（納斯達(dá)克股票代碼：AMD）已在其新一代AI ......
西門子數(shù)字化工業(yè)軟件近日宣布，Veloce Strato CS 與Veloce proFPGA CS 已被 Veloce 的長期合作伙伴 Arm 部署應(yīng)用，作為Arm??Neoverse?計算子系統(tǒng) (CSS) 的設(shè)計流......
寄生參數(shù)提取在集成電路 （IC） 設(shè)計中是必不可少的，因為它可以識別可能影響電路性能的意外電阻、電容和電感。這些寄生元件來自電路的布局和互連，會影響信號完整性、功耗和時序。隨著 IC 設(shè)計縮小到更小的節(jié)點，寄生效應(yīng)變得更......
一年前，Semiconductor Engineering 舉辦了第一次圓桌會議，以了解小芯片行業(yè)的真實狀況。在那次活動中，有人表示，沒有小芯片在最初不打算的設(shè)計中重復(fù)使用過。過去一年發(fā)生了多大變化？去年回歸的有 Mar......
專家出席會議：半導(dǎo)體工程與 Marvell 技術(shù)副總裁 Mark Kuemerle 坐下來討論小芯片設(shè)計的進(jìn)展和剩余挑戰(zhàn);Alphawave Semi 產(chǎn)品營銷和管理副總裁 Letizia Giuliano;是......
盡管使用開源工具設(shè)計芯片的過程乍一看似乎令人生畏，但這是一次寶貴的學(xué)習(xí)經(jīng)驗，可以導(dǎo)致創(chuàng)建像 Silicluster 這樣的基礎(chǔ)芯片。在半導(dǎo)體設(shè)計領(lǐng)域，從頭開始學(xué)習(xí)設(shè)計芯片的挑戰(zhàn)常常被低估。工具和知識方面的障礙可能是壓倒性......
43.2%在閱讀
23.2%在互動
