根特大學(xué)和比利時安特衛(wèi)普大學(xué)的 imec 研究小組 IDLab 開發(fā)了一種采用 5nm FinFET CMOS 工藝制造的 7 位 150 GSa/s DAC，使用 PAM-4 調(diào)制可實現(xiàn)高達(dá) 300 Gb/s 的數(shù)據(jù)速率。

DAC 旨在滿足對更快數(shù)據(jù)中心鏈路日益增長的需求，將速度和能效相結(jié)合，為有線數(shù)據(jù)轉(zhuǎn)換設(shè)定了新標(biāo)準(zhǔn)。

隨著機器學(xué)習(xí)和 AI 等數(shù)據(jù)密集型應(yīng)用程序變得越來越普遍，數(shù)據(jù)中心對更高數(shù)據(jù)傳輸速率的需求持續(xù)激增。

因此，超高速 ADC 和 DAC 對于確保下一代有線系統(tǒng)中的數(shù)據(jù)流至關(guān)重要。傳統(tǒng)架構(gòu)經(jīng)常不足，導(dǎo)致信號衰減和功率效率低下。

與此同時，隨著部署在大型數(shù)據(jù)中心基礎(chǔ)設(shè)施內(nèi)的互連數(shù)量的增長速度超過計算量的增長速度，電源效率變得越來越重要。

PAM-4 已成為數(shù)據(jù)中心的首選調(diào)制方案，無需更多帶寬即可實現(xiàn)更快的數(shù)據(jù)傳輸。

這款 7 位 DAC 專為下一代數(shù)據(jù)中心鏈路而設(shè)計，目標(biāo)是數(shù)據(jù)速率超過 200 Gb/s，并最終達(dá)到每通道 400 Gb/s。為了有效地管理這些速度，在 5nm FinFET 等高級 CMOS 節(jié)點中實施了必要的信號處理。因此，DAC 也必須在同一技術(shù)節(jié)點內(nèi)實現(xiàn)。在縮放 CMOS 節(jié)點中集成如此復(fù)雜的架構(gòu)，利用了 imec 在先進(jìn)集成電路設(shè)計方面的獨特專業(yè)知識，“imec 高速收發(fā)器項目經(jīng)理 Peter Ossieur 說。

為了優(yōu)化電源效率，imec 對 DAC 架構(gòu)進(jìn)行了創(chuàng)新，將單晶電池的數(shù)量從 127 個大幅減少到 34 個。這最大限度地減少了開關(guān)活動，有效地降低了功耗（在 0.9V 和 0.96V 電源下降至 621 mW），而不會影響速度。這種減少還減少了寄生效應(yīng)，從而在更高的數(shù)據(jù)速率下實現(xiàn)更精確的信號轉(zhuǎn)換。

Ossieur 補充道：“展望未來，該團(tuán)隊旨在通過瞄準(zhǔn)基于 3nm CMOS 技術(shù)的下一代 ADC 和 DAC，滿足對更快數(shù)據(jù)鏈路日益增長的需求。重點是將采樣率提高一倍，達(dá)到 300GSa/s，并將帶寬推高到 100GHz 以上。為了實現(xiàn)這樣的速度，imec 將利用其在模擬設(shè)計方面的專業(yè)知識，現(xiàn)在還將解決針對飛秒級精度的超低抖動時鐘生成電路的設(shè)計問題。